R5F100GEAFB#10
Características
Tecnologia de consumo de energia ultrabaixo
VDD = tensão de alimentação única de 1,6 a 5,5 V
modo HALT
modo PARAR
Modo SONECA
Núcleo da CPU RL78
Arquitetura CISC com pipeline de 3 estágios
Tempo mínimo de execução da instrução: Pode ser alterado
de alta velocidade (0,03125 μs: @ operação de 32 MHz
com oscilador on-chip de alta velocidade) para velocidade ultrabaixa
(30,5 μs: @ 32,768 kHz operação com subsistema
relógio)
Espaço de endereço: 1 MB
Registradores de uso geral: (registrador de 8 bits × 8) × 4
bancos
RAM no chip: 2 a 32 KB
Código de memória flash
Memória flash de código: 16 a 512 KB
Tamanho do bloco: 1 KB
Proibição de apagar e reescrever blocos (segurança
função)
Função de depuração no chip
Autoprogramação (com função boot swap/flash shield
função janela)
Memória Flash de Dados
Memória flash de dados: 4 KB a 8 KB
Back ground operation (BGO): As instruções podem ser
executado a partir da memória do programa enquanto reescreve o
memória flash de dados.
Número de regravações: 1.000.000 vezes (TYP.)
Tensão de regravações: VDD = 1,8 a 5,5 V
Oscilador on-chip de alta velocidade
Selecione entre 32 MHz, 24 MHz, 16 MHz, 12 MHz, 8 MHz,
6 MHz, 4 MHz, 3 MHz, 2 MHz e 1 MHz
Alta precisão: +/- 1,0% (VDD = 1,8 a 5,5 V, TA = -20
a +85°C)
Temperatura ambiente operacional
TA = -40 a +85°C (A: aplicações de consumo, D:
Aplicações industriais )
TA = -40 a +105°C (G: aplicações industriais)
Gerenciamento de energia e função de reinicialização
Circuito power-on-reset (POR) no chip
Detector de tensão no chip (LVD) (Selecione interrupção e
redefinir de 14 níveis)
Controlador DMA (Acesso direto à memória) · 2/4 canais · Número de clocks durante a transferência entre SFR de 8/16 bits e RAM interna: 2 clocks Multiplicador e divisor/acumulador multiplicador · 16 bits × 16 bits = 32 bits (sem sinal ou assinado) · 32 bits ÷ 32 bits = 32 bits (sem sinal) · 16 bits × 16 bits + 32 bits = 32 bits (sem sinal ou com sinal) Interface serial · CSI: 2 a 8 canais · UART/UART (barramento LIN suportado) : 2 a 4 canais · Comunicação I2C/I2C simplificada: Temporizador de 3 a 10 canais · Temporizador de 16 bits: 8 a 16 canais · Temporizador de intervalo de 12 bits: 1 canal · Relógio em tempo real: 1 canal (calendário para 99 anos, função de alarme e função de correção de relógio) · Temporizador Watchdog: 1 canal (operável com o oscilador on-chip dedicado de baixa velocidade) Conversor A/D · Conversor A/D de resolução de 8/10 bits (VDD = 1,6 a 5,5 V) Entrada analógica: 6 a 26 canais · Tensão de referência interna (1,45 V) e sensor de temperatura Nota 1 Porta de E/S · Porta de E/S: 16 a 120 (E/S de dreno aberto N-ch [tensão de suporte de 6 V]: 0 a 4, N-ch opE/S de dreno [VDD suporta tensão Nota 2/EVDD suporta tensão Nota 3]: 5 a 25) · Pode ser definido como dreno aberto N-ch, buffer de entrada TTL e resistor pull-up no chip · Interface de potencial diferente : Pode conectar-se a um dispositivo de 1,8/2,5/3 V · Função de interrupção de chave no chip · Controlador de saída de relógio/buzzer no chip Outros · Circuito de correção BCD (decimal codificado em binário) no chip Notas 1. Somente pode ser selecionado no modo HS (principal de alta velocidade) 2. Produtos com 20 a 52 pinos 3. Produtos com 64 a 128 pinos
